L'analyse du BIOS AMD Ryzen 3000 'Zen 2' révèle de nouvelles options pour l'overclocking et le peaufinage

AMD will launch its 3rd generation Ryzen 3000 Socket AM4 desktop processors in 2019, with a product unveiling expected mid-year, likely on the sidelines of Computex 2019. AMD is keeping its promise of making these chips backwards compatible with existing Socket AM4 motherboards. To that effect, motherboard vendors such as ASUS and MSI began rolling out BIOS updates with AGESA-Combo 0.0.7.x microcode, which adds initial support for the platform to run and validate engineering samples of the upcoming 'Zen 2' chips.

Au CES 2019, AMD a dévoilé plus de détails techniques et un prototype de processeur AM4 socket Ryzen de 3e génération. La société a confirmé qu'elle implémenterait une conception de module multi-puces (MCM) même pour leur processeur de bureau grand public, dans lequel elle utiliserait un ou deux puces de base de processeur 'Zen 2' de 7 nm, qui parlent à un I / 14 nm O contrôleur meurt sur Infinity Fabric. Les deux plus grands composants de la puce IO sont le complexe racine PCI-Express et le contrôleur de mémoire DDR4 double canal très important. Nous vous apportons des détails jamais signalés sur ce contrôleur de mémoire. AMD a deux grandes raisons d'opter pour MCM, même pour sa plate-forme de bureau grand public. Le premier est qu'il leur permet de mélanger et d'associer des technologies de production de silicium. Les compteurs de grains AMD estiment qu'il est plus économique de construire uniquement ces composants sur un processus de production rétréci de 7 nanomètres, qui peut bénéficier du rétrécissement; à savoir les cœurs de CPU. D'autres composants comme le contrôleur de mémoire peuvent continuer à être construits sur les technologies 14 nm existantes, qui sont désormais très matures (= rentables). AMD est également en concurrence avec d'autres sociétés pour sa part d'allocation de 7 nanomètres à TSMC.

La puce du contrôleur d'E / S 14 nm pourrait, en théorie, provenir de GlobalFoundries pour honorer l'accord de fourniture de plaquettes. La deuxième grande raison est l'économie de la réduction d'échelle. AMD devrait augmenter le nombre de cœurs de CPU au-delà de 8 et le bourrage de 12 à 16 cœurs sur une seule dalle de 7 nm rendra la création de SKU moins chères en désactivant les cœurs coûteux, car AMD ne récolte pas toujours les matrices avec des cœurs défectueux. Ces SKU de milieu de gamme se vendent dans des volumes plus élevés et au-delà d'un point, AMD est obligé de désactiver des cœurs parfaitement fonctionnels. Il est plus logique de construire des puces à 8 ou 6 cœurs, et sur les SKU avec 8 cœurs ou moins, déployez physiquement un seul chiplet. De cette façon, AMD maximise son utilisation de précieuses plaquettes de 7 nm. L'inconvénient de cette approche est que le contrôleur de mémoire n'est plus physiquement intégré aux cœurs de processeur. Le processeur Ryzen de 3e génération (et tous les autres processeurs Zen 2), ont donc un contrôleur de mémoire intégré-discret . Le contrôleur de mémoire est physiquement situé à l'intérieur du processeur, mais n'est pas sur le même morceau de silicium que les cœurs du processeur. AMD n'est pas le premier à proposer un tel engin. Le processeur Core 'Clarkdale' de 1re génération d'Intel a emprunté la même voie, avec des cœurs de processeur sur une puce de 32 nm et le contrôleur de mémoire plus un GPU intégré sur une puce de 45 nm séparée.

Intel a utilisé son Quick Path Interconnect (QPI), qui était à la pointe à l'époque. AMD exploite Infinity Fabric, sa dernière interconnexion évolutive à large bande passante qui est fortement implémentée sur les gammes de produits «Zen» et «Vega». Nous avons appris qu'avec Matisse, AMD introduira une nouvelle version d'Infinity Fabric qui offre deux fois la bande passante par rapport à la première génération, soit jusqu'à 100 Go / s. AMD en a besoin, car un seul dé de contrôleur d'E / S doit désormais s'interfacer avec jusqu'à deux puces de processeur à 8 cœurs et jusqu'à 64 cœurs dans leur ligne de serveur EPYC.
Ryzen deuxième génération

Notre résident Ryzen Memory Guru Yuri '1usmus' Bubliy a examiné de très près l'une de ces mises à jour du BIOS avec AGESA 0.0.7.x et a trouvé plusieurs nouveaux contrôles et options qui seront exclusifs à 'Matisse', et peut-être à la prochaine génération Processeurs Ryzen Threadripper. AMD a changé le titre de la section CBS de «Zen Common Options» à «Valhalla Common Options». Nous avons vu ce nom de code sur le Web au cours des derniers jours, associé à «Zen 2». Nous avons appris que «Valhalla» pourrait être le nom de code de la plate-forme composée d'un processeur AM4 Ryzen «Matisse» de 3e génération et de sa carte mère basée sur le chipset AMD 500, en particulier le successeur du X470 qui est développé en interne par AMD. par opposition à l'approvisionnement auprès d'ASMedia.

Lorsque vous effectuez un overclocking de la mémoire sérieux, il peut arriver que le tissu Infinity ne puisse pas gérer la vitesse de mémoire accrue. N'oubliez pas, Infinity Fabric s'exécute à une fréquence synchronisée avec la mémoire. Par exemple, avec la mémoire DDR-3200 (qui fonctionne à 1600 MHz), Infinity Fabric fonctionnera à 1600 MHz. Il s'agit de la valeur par défaut de Zen, Zen + et également Zen 2. Contrairement aux générations précédentes, le nouveau BIOS propose des options UCLK pour «Auto», «UCLK == MEMCLK» et «UCLK == MEMCLK / 2». La dernière option est nouvelle et sera utile lors de l'overclocking de votre mémoire, pour atteindre la stabilité, mais au prix d'une certaine bande passante Infinity Fabric.

Ryzen de 3e génération
Precision Boost Overdrive recevra un contrôle plus fin au niveau du BIOS, et AMD apporte des modifications importantes à cette fonctionnalité pour rendre le paramètre de boost plus flexible et améliorer l'algorithme. Les premiers à adopter AGESA Combo 0.0.7.x sur les cartes mères de chipset AMD série 400 ont remarqué que le PBO s'est cassé ou est devenu bogué sur leurs machines. Cela est dû à une mauvaise intégration du nouvel algorithme PBO avec celui existant compatible avec «Pinnacle Ridge». AMD a également implémenté «Core Watchdog», une fonction qui réinitialise le système en cas d'erreur d'adresse ou de données déstabilisant la machine.

Le processeur «Matisse» fournira également aux utilisateurs un contrôle plus fin sur les cœurs actifs. Étant donné que le package AM4 possède deux puces à 8 cœurs, vous aurez la possibilité de désactiver un chiplet entier ou d'ajuster le nombre de cœurs par incréments de 2, car chaque chiplet à 8 cœurs se compose de deux CCX à 4 cœurs (complexes de calcul), tout comme les conceptions AMD existantes. Au niveau du chiplet, vous pouvez réduire le nombre de cœurs de 4 + 4 à 3 + 3, 2 + 2 et 1 + 1, mais jamais de manière asymétrique, comme 4 + 0 (ce qui était possible sur le Zen de première génération). AMD synchronise le nombre de cœurs CCX pour une utilisation optimale du cache L3 et de l'accès à la mémoire. Pour le Threadripper à 64 cœurs qui a huit chiplets à 8 cœurs, vous pourrez désactiver les chiplets tant que vous avez activé au moins deux chiplets.

CAKE, ou «extension de socket AMD cohérente», a reçu un paramètre supplémentaire, à savoir «CAKE CRC performance Bounds». AMD implémente IFOP (Infinity Fabric On Package,) ou la version non enchâssée d'IF, à trois endroits sur le MCM «Matisse». La puce du contrôleur d'E / S possède des liaisons IFOP de 100 Go / s avec chacun des deux puces à 8 cœurs, et une autre liaison IFOP de 100 Go / s relie les deux puces entre elles. Pour les implémentations multi-socket de 'Zen 2', AMD fournira des contrôles de nœuds NUMA, à savoir 'NUMA nœuds par socket', avec des options telles que 'NPS0', 'NPS1', 'NPS2', 'NPS4' et 'Auto'.

Avec 'Zen 2', AMD introduit quelques nouvelles fonctionnalités majeures au niveau DCT. Le premier est appelé «DRAM Map Inversion», avec des options telles que «Disabled», «Enabled» et «Auto». La description du fournisseur de la carte mère de cette option ressemble à «Utiliser correctement le parallélisme dans un canal et un périphérique DRAM. Les bits qui basculent plus fréquemment devraient être utilisés pour cartographier les ressources d'un parallélisme plus important au sein du système. Un autre est «DRAM Post Package Repair», avec des options telles que «Enabled», «Disabled» et «Auto». Ce nouveau mode spécial (qui est une norme JEDEC) permet au fabricant de mémoire d'augmenter les rendements de DRAM en désactivant sélectivement les cellules de mémoire défectueuses, pour les remplacer automatiquement par des cellules fonctionnelles d'une zone de réserve, comme la façon dont les périphériques de stockage cartographient les secteurs défectueux. Nous ne savons pas pourquoi une telle fonctionnalité est exposée aux utilisateurs finaux, en particulier du segment client. Peut-être qu'il sera supprimé sur les cartes mères de production.

Nous avons également découvert une option intéressante liée au contrôleur d'E / S qui vous permet de sélectionner la génération PCI-Express jusqu'à «Gen 4.0». Cela pourrait indiquer que certaines cartes mères de chipset de la série 400 existantes pourraient recevoir PCI-Express Gen 4.0, étant donné que nous examinons le micrologiciel d'une carte mère de chipset de la série 400. Nous avons entendu par des sources crédibles que la mise en œuvre PCIe Gen 4.0 d'AMD implique l'utilisation de périphériques de re-pilote externes sur la carte mère. Ce ne sont pas bon marché. Texas Instruments vend des redrivers Gen 3.0 pour 1,5 $ l'unité en quantités de 1 000 unités de bobine. Les fournisseurs de cartes mères devront débourser au moins 15-20 $ sur les cartes mères socket AM4 avec emplacements Gen 4.0, étant donné que vous avez besoin de 20 de ces redrivers, un par voie. Nous avons rencontré plusieurs autres contrôles communs, dont «RCD Parity» et «Memory MBIST» (un nouveau programme d'auto-test de mémoire).

L'une des pages du programme de configuration du micrologiciel est intitulée «Contrôle divers SoC» et comprend les paramètres suivants, dont beaucoup sont conformes aux normes de l'industrie:
  • DRAM Address Command Parity Retry
  • Relecture d'erreur de parité maximale
  • Ecrire CRC activé
  • DRAM Write CRC Enable et Retry Limit
  • Max Write CRC Error Replay
  • Désactiver l'injection d'erreur de mémoire
  • DRAM UECC Retry
  • Paramètres ACPI:
    o ACPI SRAT L3 Cache As NUMA Domain
    o Contrôle de distance ACPI SLIT
    LG GL850
    o Distance relative distante ACPI SLIT
    o Distance virtuelle ACPI SLIT
    o ACPI SLIT même distance de prise
    o Distance de prise à distance ACPI SLIT
    o ACPI SLIT distance SLink locale
    o Distance ACPI SLIT à distance SLink
    o Distance inter-SLink locale ACPI SLIT
    o Distance inter-SLink à distance ACPI SLIT
  • Contrôle CLDO_VDDP
  • Mode d'efficacité
  • Contrôle de la limite de puissance du package
  • États C DF
  • État P SOC fixe
  • CPPC
  • Vitesse maximale xGMI à 4 liaisons
  • Vitesse maximale xGMI à 3 liaisons
All in all, AMD Ryzen 'Matisse' promises to give advanced and enthusiast users a treasure-chest of tuning options. Thanks again to Yuri '1usmus' Bubliy, who contributed significantly to this article.