défis avec les technologies 7 nm, 5 nm euv pourraient entraîner des retards dans le processus 'ttm

Les défis liés aux technologies EUV 7 nm et 5 nm pourraient entraîner des retards dans le processus TTM

Semiconductor manufacturers have been historically bullish when it comes to the introduction of new manufacturing technologies. Intel, AMD (and then Globalfoundries), TSMC, all are companies who thrive in investors' confidence: they want to paint the prettiest picture they can in terms of advancements and research leadership, because that's what attracts investment, and increased share value, and thus, increased funds to actually reach those optimistic goals.

Cependant, nous avons vu ces dernières années à quel point Intel lui-même est tombé en proie à des complications imprévues en ce qui concerne les progrès de ses processus de fabrication, qui nous ont fait passer d'une cadence `` tick-tock '' de nouvelle architecture - nouveau processus de fabrication, à l'introduction de processus 14 nm ++. Et alors qu'Intel, Globalfoundries et TSMC se précipitent vers des processus de fabrication sous 7 nm avec des plaquettes de 250 mm et une utilisation EUV, les choses ne deviennent pas aussi roses que le surnom ultraviolet nous le ferait croire. Les attentes pourraient bien être sur le point de conduire à une correction baissière des estimations, car de nouvelles recherches - et la production réelle de silicium - ont remis en question les délais précédemment estimés pour les produits 7 nm et 5 nm. Le problème avec 7 nm est plus léger - les rendements ne sont pas encore là où les fabricants veulent être. Mais c'est attendu (même s'il est pire que prévu) et il est encore temps d'améliorer les rendements jusqu'au lancement réel du produit (comme le Zen 2 d'AMD, par exemple). Cependant, à 5 nm, les choses deviennent trop petites pour la technologie de processus actuelle - les défauts et les rendements sont bien en deçà des niveaux attendus, avec différentes anomalies apparaissant dans la production de test. Et considérez simplement les aspects économiques de la découverte des défauts: les chercheurs sont en train de prendre des jours pour scanner les puces de classe 7 nm et 5 nm pour les défauts. Celles-ci surgissent à des dimensions critiques autour de 15 nm, nécessaires pour fabriquer des puces de 5 nm pour les processus de fonderie (qui visaient 2020 pour la production réelle). Le fabricant de machines EUV ASML prépare actuellement un nouveau système EUV de nouvelle génération qui traite réellement ces défauts d'impression plus fins - mais ces systèmes ne devraient pas être disponibles avant 2024. Il y a juste un autre petit problème avec le tout nouveau processus de production d'EUV: la physique de base derrière. Le fait demeure que les chercheurs et les ingénieurs ne comprennent toujours pas exactement quelles interactions sont pertinentes et se produisent dans la gravure de ces motifs si fins avec l'éclairage EUV. Vous vous attendriez alors à des problèmes imprévus et à la nécessité d'une étude plus approfondie, d'essais et d'erreurs et d'une itération, juste pour comprendre les interactions qui finissent par affecter la qualité finale de la plaquette. Voilà la fenêtre 2020, semble-t-il.
Source: EETimes Asia