Intel ajoute plus de cache L3 à ses processeurs Tiger Lake



InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

L'une des découvertes les plus intéressantes que ce vidage montre est peut-être la nouvelle configuration du cache L3. Jusqu'à présent, Intel mettait généralement 2 Mo de cache L3 par cœur, mais avec Tiger Lake, il semble que le plan consiste à augmenter la quantité de cache disponible. Maintenant, nous allons obtenir 50% de cache L3 en plus, ce qui donne 3 Mo par cœur ou 12 Mo au total pour cette puce à quatre cœurs. Une capacité de cache améliorée peut entraîner une latence supplémentaire en raison de la distance supplémentaire que les données doivent parcourir pour entrer et sortir du cache, mais les ingénieurs d'Intel ont sûrement résolu ce problème. De plus, la prise en charge complète d'AVX512 est présente, à l'exception d'avx512_bf qui prend en charge la variation à virgule flottante bfloat16 trouvée dans les Cooper Lake Xeons.


Source: InstLatX64