Architecture Intel Gen11 et iGPU GT2 'Ice Lake' détaillées



Intel 'Ice Lake' will be the company's first major processor microarchitecture since the 'Skylake' (2015), which promises CPU IPC improvements. Intel has been reusing both CPU cores and graphics architecture for four processor generations, since 'Skylake'. Gen9 got a mid-life update to Gen9.5 with 'Kaby Lake', adding new display interfaces and faster drivers. 'Ice Lake' takes advantage of the new 10 nm silicon fabrication process to not just pack faster CPU cores (with increased IPC), but also the new Gen11 iGPU. Intel published a whitepaper detailing this architecture.

Une illustration dans le livre blanc montre la version GT2 de Gen11. GT2 a tendance à être la variante la plus courante de chaque architecture graphique Intel. Gen9.5 GT2, par exemple, est déployé de manière transversale sur des processeurs Core de 8e et 9e génération (à l'exception des SKU 'F' ou 'KF'). L'illustration confirme qu'Intel continuera d'utiliser son interconnexion Ring Bus sur la mise en œuvre traditionnelle des processeurs «Ice Lake», malgré une augmentation possible du nombre de cœurs de processeur. Ceci est légèrement surprenant, car Intel a introduit une interconnexion Mesh avec ses récents processeurs HEDT et d'entreprise. Intel a toutefois veillé à ce que l'iGPU ait un accès préférentiel au Ring Bus, avec des lectures de 64 octets / horloge et des écritures de 64 octets / horloge, tandis que chaque cœur de processeur ne dispose que de 32 lectures / horloge et de 32 octets / horloge. Alors que l'arrêt du noyau du processeur se termine à son cache L2 dédié, pour l'iGPU, il le fait au niveau d'un composant appelé «GTI», abréviation de interface de technologie graphique. Le GTI s'interface avec deux composants: Slice Common et un cache L3 qui est complètement séparé du cache L3 principal du processeur. L'iGPU dispose désormais d'un cache L3 de 3 Mo dédié, bien que le cache L3 principal du processeur en dehors de l'iGPU soit toujours de la place de la ville pour l'ensemble du processeur. Le cache L3 de l'iGPU amortit les transferts entre le GTI et les sous-groupes. Ce sont les clusters indivisibles de calcul du nombre de GPU, un peu comme le streaming multiprocesseurs sur un GPU NVIDIA - c'est là que se trouvent les shaders. En plus des sous-tranches, nous trouvons du matériel de traitement de la géométrie séparé et des frontaux, y compris du matériel à fonction fixe pour accélérer les médias, qui alimentent tous les huit sous-tranches. Le back-end est géré par «Slice Common», qui comprend des ROP, qui écrivent dans le propre cache L3 de l'iGPU.

Each Subslice begins with an instruction cache and thread dispatch that divides the number-crunching workload between eight execution units or EUs. Gen11 GT2 has 64 EUs, which is a 166% growth over the 24 EUs that we saw with Gen9.5 GT2 (for example on Core i9-9900K). Such a significant increase in EUs will probably double performance, to make up lost ground against AMD's Ryzen APUs. Each EU packs two ALUs with four execution pipelines each, register files, and a thread control unit. Certain other components are shared between the EUs, such as media samplers. Intel is updating the media engine of its integrated graphics to support hardware acceleration of more video formats, including 10-bpc VP9. The display controller now supports Panel Self Refresh, Display Context Save and Restore, VESA Adaptive-Sync, and support for USB-C based outputs.