La microarchitecture Intel 'Tiger Lake' propose un rééquilibrage du cache de type HEDT?
With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.
Selon cette liste, en supposant que Geekbench lit correctement la plate-forme; le processeur «Tiger Lake-Y» dispose d'un processeur à 4 cœurs / 8 threads, avec un énorme 1 280 Ko (1,25 Mo) de cache L2 par cœur et 12 Mo de cache L3. Intel a également agrandi le cache L1D (données) à 48 Ko, tandis que le cache L1I (instruction) reste 32 Ko. Cela équivaut à une augmentation de 400% de la taille du cache L2 et à une augmentation de 50% de la taille du cache L3. Contrairement à 'Skylake-X', l'augmentation de la taille du cache L2 ne s'accompagne pas d'une diminution de la taille du cache L3 partagé (par cœur). Le processeur «Tiger Lake-Y» est en cours de test sur une plate-forme de prototypage «Corktown» (une carte mère spécialisée qui a toutes les connectivités d'E / S disponibles avec la plate-forme, pour les tests. «Tiger Lake» devrait faire ses débuts dans le temps en 2020-21 en tant que successeur de «Ice Lake», et sera construit sur le nœud de fabrication de silicium 10 nm ++ d'Intel. Trouvez l'entrée Geekbench dans le
Lien source ci-dessous.
Source: Geekbench Online Database
Selon cette liste, en supposant que Geekbench lit correctement la plate-forme; le processeur «Tiger Lake-Y» dispose d'un processeur à 4 cœurs / 8 threads, avec un énorme 1 280 Ko (1,25 Mo) de cache L2 par cœur et 12 Mo de cache L3. Intel a également agrandi le cache L1D (données) à 48 Ko, tandis que le cache L1I (instruction) reste 32 Ko. Cela équivaut à une augmentation de 400% de la taille du cache L2 et à une augmentation de 50% de la taille du cache L3. Contrairement à 'Skylake-X', l'augmentation de la taille du cache L2 ne s'accompagne pas d'une diminution de la taille du cache L3 partagé (par cœur). Le processeur «Tiger Lake-Y» est en cours de test sur une plate-forme de prototypage «Corktown» (une carte mère spécialisée qui a toutes les connectivités d'E / S disponibles avec la plate-forme, pour les tests. «Tiger Lake» devrait faire ses débuts dans le temps en 2020-21 en tant que successeur de «Ice Lake», et sera construit sur le nœud de fabrication de silicium 10 nm ++ d'Intel. Trouvez l'entrée Geekbench dans le
Lien source ci-dessous.
Source: Geekbench Online Database