La loi de Moore - est-elle vraiment morte?

Moore's Law' is a term coined in 1965 by Gordon Moore, who presented a paper which predicts that semiconductor scaling will allow integrated circuits to feature twice as many transistors present per same area as opposed to a chip manufactured two years ago. That means we could get same performance at half the power than the previous chip, or double the performance at same power/price in only two years time. Today we'll investigate if Moore's Law stayed true to its cause over the years and how much longer can it keep going. Pendant une période de plus de cinq décennies, la règle de la loi de Moore a fonctionné, donnant au graphique ci-dessus un aspect presque linéaire si une ligne devait être tracée. Ce qui éloigne la ligne de sa linéarité, ce sont des hoquets occasionnels dans la fabrication auxquels l'industrie a dû faire face et qu'elle a finalement surmontés. À travers l'histoire, la loi de Moore a été déclarée et prédite comme étant morte à plusieurs reprises, alors que l'industrie approchait des tailles inférieures au micron. À partir de 1 µm, de nombreuses personnes sont devenues sceptiques quant à la viabilité de la loi et à sa résistance, mais le temps a prouvé que ces personnes avaient tort et nous utilisons déjà des produits basés sur un nœud à 7 nm.

Le défi
Ce qui essaie vraiment d'arrêter la loi, ce sont trois choses: la lithographie, les impuretés et les économies d'échelle.

kraken x72 examen
Le premier problème à résoudre est celui des impuretés trouvées au niveau de l'atome. Les fonderies de fabrication de silicium fondent du sable de quartz pour former une grande structure cristalline qui est découpée en plaquettes. Lorsque le sable fond, les impuretés sont inévitables. Cela est dû au fait que le chauffage du silicium le fait réagir facilement avec les halogènes (fluor, chlore, brome et iode) pour former des halogénures. Ces halogénures sont éliminés en utilisant plus de produits chimiques qui se dissolvent et les éliminent afin qu'un gros cristal puisse être extrait pour la fabrication de plaquettes. «Quel est le problème causé par l'élimination de ces impuretés?», Vous pourriez vous demander. Plus la taille d'un transistor est petite, plus il y a de chances que même un petit atome d'impuretés, laissé par le nettoyage précédent, soit présent et rende un transistor inutilisable.

Le deuxième problème à résoudre est la lithographie. Pour fabriquer les transistors, vous devez les «imprimer» sur une tranche de silicium. Cela se fait en faisant briller la lumière à travers un moule appelé masque, qui pénètre dans le silicium et grave le motif dans une plaquette. Naturellement, lorsque vous diminuez la taille de votre transistor, vous devez rendre votre masque plus petit. Plus le masque est petit, plus il est difficile de le faire (vous commencez à remarquer un certain motif ici avec des diminutions de taille). Ainsi, pour résoudre ce problème, l'industrie des semi-conducteurs a mis au point une technique de multi-structuration qui prend plusieurs tours dans le processus de gravure afin d'augmenter l'efficacité de l'application du masque. Cependant, cette approche n'est souvent pas suffisante et la lumière UV a du mal à imprimer des dessins sur du silicium. C'est ainsi que la lithographie Extreme UV ou EUV est née. Il utilise une lumière plus forte
Source avec une longueur d'onde plus courte pour mieux graver la conception et ainsi réduire les erreurs que l'impression pourrait rencontrer. Ce qui est vraiment le problème ici, ce n'est pas la lumière qui passe à travers le masque, c'est le masque lui-même. Le masque est l'élément de conception critique car il transfère votre conception au silicium. Si vous ne pouvez pas faire de masques précis et petits, vous ne pouvez pas obtenir une puce qui fonctionne. Ainsi, la fabrication du masque est une autre étape critique qui rend difficile la loi de Moore. Le troisième et dernier problème est l'économie d'échelle. C'est là qu'intervient la deuxième loi moins connue de Moore, qui prédit que le coût de création d'une nouvelle usine de fabrication devient également deux fois plus cher tous les deux ans. Aujourd'hui, pour construire une nouvelle fab, les entreprises dépensent des milliards de dollars. Intel a investi plus de 12 milliards de dollars dans son fab numéro 42 en Arizona, censé fabriquer un jour des puces de 7 nm. En plus de l'énorme capital nécessaire pour ouvrir une nouvelle usine, les entreprises doivent développer leur propre processus de nœud semi-conducteur. Pour mettre les choses en perspective, les spéculations de l'industrie sont qu'à partir de 5 nm et moins, plus de cinq milliards de dollars sont nécessaires pour la R&D seule. C'est la raison pour laquelle il ne reste que trois fonderies fabriquant à 7 nm et moins - Samsung, Intel et TSMC.

La voie à suivre

Pour toutes les entreprises qui ont du capital à investir dans de nouvelles installations et de nouveaux équipements de fabrication, il existe plusieurs options parmi lesquelles choisir afin de faire respecter la loi. Ajouter de nouveaux matériaux, fabriquer de nouveaux types de transistors et entrer dans la 3ème dimension.

Introduire sciemment de petites quantités d'autres matériaux dans du silicium («dopage») peut être une arme à double tranchant. Un nouveau matériau peut améliorer les propriétés du transistor, mais s'avère extrêmement difficile à fabriquer. C'est ce qu'était l'expérience d'Intel avec le cobalt. Ils l'ont ajouté au nœud de 10 nm pour diminuer la résistance des fils extrêmement petits reliant les transistors. Le cuivre est généralement utilisé pour ces fils, mais comme il est emballé dans des fils plus petits, il a tendance à devenir plus résistif, donc le cobalt est ajouté à la même taille, Intel a constaté qu'il a la moitié de la résistance aux fils similaires en cuivre. Cet ajout s'est avéré utile, mais assez difficile à fabriquer et il a donné de mauvais résultats, entraînant des retards dans le nouveau processus. Malgré les retards, son ajout a résolu un gros problème rencontré par les ingénieurs, montrant le potentiel d'intégration de nouveaux matériaux pour améliorer les performances. Si vous vous souvenez, l'aluminium a été utilisé pendant un certain temps avant que l'industrie ne passe au cuivre pour de meilleures caractéristiques de performance. Cette transition ne s'est pas bien déroulée non plus, mais elle s'est plutôt bien déroulée après un peu de temps.

De nouveaux types de transistors sont également une option. Pendant un certain temps, l'industrie a utilisé un transistor CMOS FET standard comme transistor de base, qui a bien fonctionné jusqu'à ce que nous ne puissions pas contrôler le courant qui traverse le transistor, créant des commutateurs aléatoires qui ont souvent entraîné des erreurs. Tout récemment, une nouvelle conception appelée FinFET a remplacé le FET planaire, où l'ailette a été soulevée et la porte a commencé à entourer le
Source pour mieux contrôler si le transistor commutera ou non. Dans l'image ci-dessous, vous pouvez voir la différence qui est apparue avec l'introduction du FinFET, permettant aux fabricants de fabriquer des transistors plus petits et surtout de les contrôler. La dernière approche pour fabriquer un transistor est «Gate All Around FET» ou GAAFET en bref. Sa conception enveloppe l'ensemble
Source avec un portail, pour empêcher tout changement possible sans intention. Prévu pour une utilisation en 5 nm et en dessous, GAAFET est une technologie que nous verrons très bientôt. Il permettra des conceptions de transistors encore plus petites avec une manipulation plus facile de l'activation / désactivation.
Et le dernier mais non le moindre est la 3ème dimension. Lorsque nous passons en dessous de 1 nm et commençons à mesurer la taille des nœuds en picomètres, de nombreuses forces empêcheront les transistors de devenir plus petits. Vous pouvez aller petit mais vous ne pouvez pas enfreindre les règles de la physique. La tunnelisation quantique est plus présente à de plus petites distances, donc à un moment donné, nous ne pouvons pas aller plus petit dans la conception sans que le transistor fasse le commutateur à des moments aléatoires. Donc, quand nous atteignons les limites, il y a encore un endroit où les transistors peuvent être placés et c'est l'axe vertical. Si nous empilons des transistors les uns sur les autres, nous pouvons automatiquement doubler, tripler ou même quadrupler le nombre de transistors par millimètre carré, ce qui rend le potentiel de cette approche assez grand. Nous utilisons déjà cette technologie sur la mémoire HBM, et elle est également sur le point de passer à la logique. TSMC fabrique également des packages Wafer-on-Wafer qui permettent d'empiler les wafers les uns sur les autres, il n'est donc pas impossible de passer en 3D et d'offrir plus de performances dans la même zone, mais la chaleur, en particulier la densité de chaleur, peut devenir un problème.

Tout résumer

Mon opinion personnelle est que la loi de Moore ne prendra pas fin bientôt. Pas cette année, ni la suivante, ni 2025, lorsque Gordon Moore lui-même prédit la fin de la loi. Ce ne sera pas une lutte facile pour les fabricants de silicium, mais de nouvelles technologies sont déjà en cours d'élaboration et certaines d'entre elles seront déployées très bientôt, comme GAAFET, cobalt et Wafer-on-Wafer, ce qui permettra des améliorations de performances supplémentaires. . L'emballage des puces devient très bon avec l'apparition des puces, ce qui fait que la conception du système ressemble plus à un bâtiment LEGO, plutôt qu'à la conception de puces, si vous pouvez emballer de nombreuses puces différentes les unes à côté des autres, sans avoir besoin d'un PCB entre elles.

La chose à propos de la loi de Moore qui devient difficile à suivre est que les fabricants doivent faire preuve de créativité s'ils veulent rivaliser et gagner plus d'argent, et cela donne à ce défi une certaine beauté qui n'est visible que si nous regardons la situation dans son ensemble et réalisons que le meilleur et les solutions les plus intéressantes sont de suivre les années apparemment ennuyeuses de gain de performance facile.
Source: Wikipedia, Samsung (Images)