Toshiba parle de mémoire flash à 5 bits par cellule (API)
Toshiba at the Flash Memory Summit announced they've managed to develop a 5-Bit-per-Cell memory solution Based on its BiCS 4 flash memory technologies, the feat was achieved using a modified module of Quad-Level Cell (QLC) memory. This shows the technology is not only feasible, but has room for improvement, since an adapted QLC technology will always be inferior to a natively-developed, Penta-Level Cell (PLC) solution.
Pour atteindre cette capacité à stocker un bit supplémentaire d'informations par cellule (par rapport à QLC), un nouveau niveau de raffinement de la tension est requis: la cellule doit pouvoir changer son état en fonction de l'un des 32 états de tension, qui, à son tour , doivent être lues correctement par le contrôleur de mémoire flash. Cela réduit les performances et l'endurance de la cellule (comme toute augmentation du nombre de bits par cellule), et nécessitera un certain nombre de solutions pour atténuer et compenser ces performances réduites. Cependant, la densité est devenue une préoccupation croissante des fabricants, d'où le développement continu d'états de tension plus profonds et plus variables qui permettent de stocker encore plus d'informations dans la même zone de silicium. Une densité plus élevée signifie des solutions moins chères, mais la densité augmentée de cette manière a connu des compromis dont on a beaucoup parlé depuis la transition de la cellule à niveau unique (SLC) au QLC (aujourd'hui omniprésent).
Source: Tom's Hardware
Pour atteindre cette capacité à stocker un bit supplémentaire d'informations par cellule (par rapport à QLC), un nouveau niveau de raffinement de la tension est requis: la cellule doit pouvoir changer son état en fonction de l'un des 32 états de tension, qui, à son tour , doivent être lues correctement par le contrôleur de mémoire flash. Cela réduit les performances et l'endurance de la cellule (comme toute augmentation du nombre de bits par cellule), et nécessitera un certain nombre de solutions pour atténuer et compenser ces performances réduites. Cependant, la densité est devenue une préoccupation croissante des fabricants, d'où le développement continu d'états de tension plus profonds et plus variables qui permettent de stocker encore plus d'informations dans la même zone de silicium. Une densité plus élevée signifie des solutions moins chères, mais la densité augmentée de cette manière a connu des compromis dont on a beaucoup parlé depuis la transition de la cellule à niveau unique (SLC) au QLC (aujourd'hui omniprésent).
Source: Tom's Hardware